在protel99 se软件里面，焊盘内孔的类型是没有方形，都是圆形。要想变成方形的话，只能向PCB板厂家求救啦！可以在keepoutlayer层或在Mechanical层用线画出你想要的焊盘类型，再在旁边用文字注明下，厂家看得明白就OK啦。
今天晚上在网上找咯好久资料都无法解决这个问题：在画PCB板时，如何设置一个方形的孔，该孔得连接TOP层与BOTTOM层，就像焊盘孔那样，但不能像机械层那样穿一个孔就行的啦！
今天急于交工，就用几个焊盘叠在一起解咯燃眉之急。o(∩_∩)o...哈哈
会者，麻烦帮下，感恩不及！(*^__^*) 嘻嘻……
无意发现自己的博客上咯热门博客排名版，还是第三位！o(∩_∩)o...这种事也有!!晕死！在这个白领领域里，我这个蓝领还是灰领什么的，居然……o(∩_∩)o...
新建设计时，Ms Access Database与Windows File System的差别在于文件的管理不一样，一般教材上使用的是Ms Access Database。
http://hi.baidu.com/gamblergod/blog/item/c1ddb945b79cdb3d87947390.html
内有各种元器件封装及封装型号分析说明，蛮不错，可惜转载过来时问题符号都变咯模样，顾只引用地址过来！
Protel常用元件封装 1mil=0.0254mm 1mm=39.37mil
名称 英文名 元件库 封装 封装库
电阻 RES AXIAL0.1-1.0
PCB布线软件的书籍和资料大家应该都看得不少了，网上有很多布线技巧的文章，大都是教人如何避免干扰，如何走地线等等，其实这些软件里面还有一个功能，也很好用的，只是绝大部分的书籍都没有介绍。这就是Net
Class功能。
Pcb文件首次加载网络表的时候，没有对其进行分类。这个功能可以人工将无数的网络连接分门别类，比如分成power、data_bus、Address_bus、Hi_volta等类别。这样分类后可以分别对不同的类别施加不同的布线策略。
首先打开一个PCB图；选择菜单“Design-->Classes..”跳出图 1的画面。
这里我已经预先定好了几个C ，其中“All Nets”是protel 默认的类别，这个类别包含了所有的网络。如果定义了布线规则，默认就是针对这个类别的。
现在我要为这个pcb增加一个表示CPU地址总线的类别“Address_bus”，按下图 1画面中的“A
2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件。
3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路。
4. 元器件的外侧距板边的距离为5mm。
5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm。
6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm。
7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布
8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔。
9. 其它元器件的布置
所有IC 元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向
出现两个方向时，两个方向互相垂直。
10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)。
11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过。
12、贴片单边对齐，字符方向一致，封装方向一致。
13、有极性的器件在以同一板上的极性标示方向尽量保持一致
元件布线规则
1、&
较多的PCB工程师,他们经常画电脑主板,对Allegro等优秀的工具非常的熟练,但是,非常可惜的是,他们居然很少知道如何进行阻抗控制,如何使用工具进行信号完整性分析.如何使用IBIS模型我觉得真正的PCB高手应该还是信号完整性专家,而不仅仅停留在连连线,过过孔的基础上对布通一块板子容易,布好一块好难。
小资料
对于电源、地的层数以及信号层数确定后,它们之间的相对排布位置是每一个PCB工程师都不能回避的话题;
单板 层的排布一般原则：
元件面下面（第二层）为地平面,提供器件屏蔽层以及为顶层布线提供参考平面;
所有信号层尽可能与地平面相邻;
尽量避免两信号层直接相邻;s
主电源尽可能与其对应地相邻;
兼顾层压结构对称。
对于母板的层排布,现有母板很难控制平行长距离布线,对于板级
工作频率在50MHZ以上的（50MHZ以下的情况可参照,适当放宽）,建议排布原则：
元件面、焊接面为完整的地平面（屏蔽）;
无相邻平行布线层;
所有信号层尽可能与地平面相邻;
关键信号与地层相邻,不跨分割区。
注：具体PCB的层的设置时,要对以上原则进行灵活掌握,在领会以上原则的基础上,根据实际单板的需求,如：是否需要一关键布线层、电源、地平面的分割情况等,确定层的排布,切忌生搬硬套,或抠住一点不放。
以下为单板层的排布的具体探讨：
*四层板,优选方案1,可用方案3
方案 电源层数 地层数 信号层数 1 2 3 4
1 1 1 2 S G P S
2 1 2 2 G S S P
3 1 1 2 S P G S
方案1 此方案四层PCB的主选层设置方案,在元件面下有一地平面,关键信号优选布TOP层;至于层厚设置,有以下建议：
满足阻抗控制芯板（GND到POWER）不宜过厚,以降低电源、地平面的分布阻抗;保证电源平面的去藕效果;为了达到一定的屏蔽效果,有人试图把电源、地平面放在TOP、BOTTOM层,即采用方案2：
此方案为了达到想要的屏蔽效果,至少存在以下缺陷：
1、如何选择PCB板材？
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric
loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric
constant)和介质损在所设计的频率是否合用。
2、如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground
guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output
impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
4、差分布线方式是如何实现的？
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。
5、对于只有一个输出端的时钟信号线，如何实现差分布线？
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。
7、为何差分对的布线要靠近且平行？
对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential
impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两